存储器与总线基本实验.pptVIP

  1. 1、本文档共57页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
存储器与总线基本实验;;课程目的与任务;课时分配;考核;实验设备介绍;TD_CMA系统布局图;实验调试软件介绍;第9页,共57页,编辑于2022年,星期三;指令区 机器指令区:分为两列,第一列为主存地址(00—FFH,共2c6个单元),第二列为每个地址所对应的数值。串口通讯正常且串口无其它操作,可以直接修改指定单元的内容,用鼠标单击要修改单元的数据,此时单元格会变成一个编辑框,即可输入数据,编辑框只接收两位合法的16进制数,按回车键确认,或用鼠标点击别的区域,即可完成修改工作。按下ESC键可取消修改,编辑框会自动消失,恢复显示原来的值,也可以通过上下方向键移动编辑框。 ;微指令区:分为两列,第一列为微控器地址(00—3FH,共64个单元),第二列为每个地址所对应的微指令,共6字节。修改微指令操作和修改机器指令一样,只不过微指令是6位,而机器指令是2位。 ;输出区:? ? 输出区由输出页、输入页和结果页组成。 输出页:在数据通路图打开,且该通路中用到微程序控制器 运行程序时,输出区用来实时显示当前正在执行的微指令和下条将要执行的微指令的24位微码及其微地址。 当前正在执行微指令的显示可通过菜单命令“【设置】—【当前微指令】”进行开关。;输入页:可以对微指令进行按位输入及模拟,鼠标左键单击ADDR值,此时单元格会变成一个编辑框,即可输入微地址,输入完毕后回车,编辑框消失,后面的24位代表当前地址的24位微码,微码值用红色显示,鼠标左键单击微码值可使该值在0和1之间切换。 在数据通路图打开时,按动‘模拟’按钮,可以在数据通路中模拟该微指令的功能,按动‘修改’按钮则可以将当前显示的微码值下载到下位机。 结果页:用来显示一些提示信息或错误信息,保存和装载程序时会在这一区域显示一些提示信息。在系统检测时,也会在这一区域显示检测状态和检测结果。 ;图形区: 可以在此区域编辑指令,显示各实验的数据通路图、示波器界面等 ;第15页,共57页,编辑于2022年,星期三;第16页,共57页,编辑于2022年,星期三;实验帮助文件;实验二 存储系统;2.1.3实验原理;第20页,共57???,编辑于2022年,星期三;2.1.3 实验原理;2.1.3 实验原理;2.1.3 实验原理;第24页,共57页,编辑于2022年,星期三;2.1.3 实验原理;(1) 关闭实验系统电源,按图 2-1-4 连接实验电路,并 检查无误,图中将用户需要连接的信号用圆圈标明。 (2) 将时序与操作台单元的开关 KK1、KK3 置为运行档、 开关 KK2 置为‘单步’档。 (3) 将 CON单元的 IOR 开关置为 1(使 IN单元无输 出) ,打开电源开关,如果听到有‘嘀’报警声,说 明有总线竞争现象,应立即关闭电源,重新检查接 线,直到错误排除。;第27页,共57页,编辑于2022年,星期三;2.1.5平台连线;第29页,共57页,编辑于2022年,星期三;2.1.4 实验步骤;写存储器的流程如图 2-1-5 所示(以向 00 地址单元写入 11H为例) : ;(5) 依次读出第 00、01、02、03、04 号单元中的内容,观察上述各单元中的内容是否与前面写入的一致。同写操作类似,也要先给出地址,然后进行读,地址的给出和前面一样,而在进行读操作时,应先关闭 IN单元的输出(IOR=1) ,然后使存储器处于读状态(WR=0,RD=1,IOM=0) ,此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-1-6 所示(以从 00 地址单元读出 11H为例);第33页,共57页,编辑于2022年,星期三;2.1.6 实验结果;第35页,共57页,编辑于2022年,星期三;实验四 系统总线与总线接口;4.1.3 实验原理;第38页,共57页,编辑于2022年,星期三;为了实现对于 MEM 和外设的读写操作, 还需要一个读写控制逻辑, 使得 CPU能控制 MEM和 I/O 设备的读写,实验中的读写控制逻辑如图 4-1-2 所示,由于 T3 的参与,可以保证写脉宽与 T3 一致,T3 由时序单元的 TS3 给出。IOM 用来选择是对 I/O设备还是对 MEM 进行读写操作,IOM=1 时对 I/O 设备进行读写操作,IOM=0 时对 MEM 进行读写操作。RD=1 时为读,WR=1 时为写。;第40页,共57页,编辑于2022年,星期三; 在理解读写控制逻辑的基础上我们设计一个总线传输的实验。实验所用总线传输实验框图如图 4-1-3 所示,它将几种不同的设备挂至总线上,有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制,按照传输要求恰当有序的控制它们,就可实现总线信息传输。; 实验原

文档评论(0)

lanlingling + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档