计算机硬件系统设计PPT课件（共58单元）—CRC编解码实验.pptxVIP

CRC校验码编解码实验 CRC校验基本原理 CRC编码电路 余数 ak a2 a1 … ak a2 a1 … ... b1 br CRC校验码 原始数据 编码 发送方 ak a2 … CRC校验码 原始数据 解码 接收方 ... g0 g1 gr CRC解码电路 ... s1 sr 生成多项式 不可靠传输 决策逻辑 接收 拒绝 余数 ck c2 c1 … ... d1 dr r个零 a1 CRC串行编码电路 (时序逻辑) 有异或门的位置是生成多项式为1的位置，G(X)=X4+X+1 10011 触发器初始状态为0 Q4=0时，不够除，下一个时钟，数据左移一位 Q4=1时，够除，商上1， Q4Q3Q2Q1Serial_in ⊕ 生成多项式 结果左移 运算速度慢，高速设备普遍采用并行CRC编解码 实验目的 掌握CRC校验码的基本原理，理解其检错、纠错性能 能看懂串行CRC编解码电路 能设计实现16位原始数据的并行CRC编解码电路 假设无三位错，解码电路能够检测一位错以及两位错 CRC并行编解码思路 (7,4）CRC编码，生成多项式G(x)=1011，原始数据M(x)=1101，求CRC编码 1101 000 ＝ 1000 000 ⊕ 0100 000 ⊕ 0001 000 1101 011 ＝ 1000 000 ⊕ 0100 000 ⊕ 0001 000 ⊕ 0000 011 先算26、25、24、23四个常量的余数, 再用余数的组合求解任意编码的余数 模2除法余数运算满足结合律：两数的余数异或等于两数异或后的余数 实验步骤 任务：实现16位原始数据的CRC编码，假定没有三位错，能纠正一位错 步骤1: 选择生成多项式 不是任意的表达式都可以做生成多项式，见教材中表格 构成的编码体系能否区分一位错，两位错，如不能，如何解决？ 步骤2: 利用余数循环特点求解16个特殊常量的CRC余数 0000 0000 0000 0001 00000 的CRC余数R1 0000 0000 0000 0010 00000 的CRC余数R2 ，R1左移一位除生成多项式得到R2 0000 0000 0000 0100 00000 的CRC余数R3 ，R2左移一位除生成多项式得到R3 以此类推直至R1~R16全部求解完毕 步骤3：根据R1~R16构建并行编解码电路 纯组合逻辑，根据待编码每一位的值决定选择是否选择对应的余数是否参与运算 步骤4：系统测试 实验电路 data.circ CRC编解码电路输入输出引脚规范 编码电路 CRC编解码传输测试2 时钟频率8Hz，Ctrl+k，Command+k 自动测试，提交检查 CRC编码传输动态演示效果