全套课件：数字电子技术基础(哈尔滨工业大学).ppt

【解】 （1）写出各函数的标准与或表达式： 按A、B、C、D顺序排列变量，将Y1、Y2、Y4扩展成为四变量逻辑函数。 2.实现任意组合逻辑函数 【例7.2—2】试用ROM实现下列函数： （2）选用16×4位ROM，画存储矩阵连线图： 四．EPROM举例——2764 五.ROM容量的扩展 （1）字长的扩展（位扩展） 现有型号的EPROM，输出多为8位。 下图是将两片2764扩展成8k×16位EPROM的连线图。 用8片2764扩展成64k×8位的EPROM： （2）字数扩展（地址码扩展） 本章小节 2．RAM是一种时序逻辑电路，具有记忆功能。其存储的数据随电源断电而消失，因此是一种易失性的读写存储器。它包含有SRAM和DRAM两种类型，前者用触发器记忆数据，后者靠MOS管栅极电容存储数据。因此，在不停电的情况下，SRAM的数据可以长久保持，而DRAM则必需定期刷新。 1．半导体存储器是现代数字系统特别是计算机系统中的重要组成部件，它可分为RAM和ROM两大类。 3．ROM是一种非易失性的存储器，它存储的是固定数据，一般只能被读出。根据数据写入方式的不同，ROM又可分成固定ROM和可编程ROM。后者又可细分为PROM、EPROM、E2PROM和快闪存储器等，特别是E2ROM和快闪存储器可以进行电擦写，已兼有了RAM的特性。 4．从逻辑电路构成的角度看，ROM是由与门阵列（地址译码器）和或门阵列（存储矩阵）构成的组合逻辑电路。ROM的输出是输入最小项的组合。因此采用ROM构成各种逻辑函数不需化简，这给逻辑设计带来很大方便。随着大规模集成电路成本的不断下降，利用ROM构成各种组合、时序电路，愈来愈具有吸引力。 第八章 脉冲波形的产生与整形 一、555定时器的电路结构 由以下几部分组成： （1）三个阻值为5kΩ的电阻组成的分压器。 （2）两个电压比较器C1和C2。 8.1 集成555定时器 电压比较器的功能： v+> v-，vO=1 v+< v-，vO=0 （3）基本RS触发器、 （4）放电三极管T及缓冲器G。 二．工作原理 （1）4脚为复位输入端（ RD ），当RD为低电平时，不管其他输入端的状态如何，输出vo为低电平。正常工作时，应将其接高电平。 （2）5脚为电压控制端，当其悬空时，比较器C1和C2的比较电压分别为2/3VCC 和1/3VCC 。 （3）2脚为触发输入端，6脚为阈值输入端，两端的电位高低控制比较器C1和C2的输出，从而控制RS触发器，决定输出状态。 利用逻辑分析的方法画出电路完整的状态图。 （7）检查能否自启动 可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。 3．一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量X，所以设计过程要复杂一些。 S0——初始状态或没有收到1时的状态； 例6.5.2 设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。 解： （1）根据设计要求，设定状态:： S2——连续收到两个1后的状态； S1——收到一个1后的状态； S3——连续收到三个1（以及三个以上1）后的状态。 （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （2）根据题意可画出原始状态图： （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （5）选择触发器。 本例选用2个D触发器。 （6）求出状态方程、驱动方程和输出方程。 列出D触发器的驱动表、画出电路的次态和输出卡诺图。 由输出卡诺图可得电路的输出方程： 根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图： 由各驱动卡诺图可得电路的驱动方程： （7）画逻辑图。根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 二、异步时序逻辑电路的设计方法 异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。 （1）根据设计要求，设定7个状态S0～S6。进行状态编码后，列出状态转换表。 例6.5.3 设计一个异步7进制加法计数器. （2）选择触发器。本例选用下降沿触发的JK触发器。 （3）求各触发器的时钟方程，即为各触发器选择时钟信号。 为触发器选择时钟信号的原则是： ①触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。 ②触发器状态不需翻转时，“多余的” 时钟信号越少越好。 结合7进制计数器的时序图，并根据上述原则，选： （4）求各触发器