《微电子概论》CMOS版图设计规则.ppt

CMOS版图设计规则 设计规则 上华0.6um DPDM CMOS工艺拓扑设计规则 设计规则Nwell 设计规则Nwell 设计规则active 设计规则poly1 设计规则poly1 设计规则High Resistor 设计规则High Resistor 设计规则poly2 设计规则poly2 设计规则implant 设计规则implant 设计规则contact 设计规则contact 设计规则metal1 设计规则via 设计规则metal2 设计规则power supply line 设计规则高阻多晶电阻 设计规则Poly-Poly电容 * 基本定义(Definition) Width Space Space Enclosure Extension Extension Overlap 1.请记住这些名称的定义 2.后面所介绍的 layout rules 必须熟记， 在画layout 时须遵守这些规则。 N-well active P+ implant N+ implant poly1 metal1 contact via metal2 poly2 版图的层定义 High Resistor 相同电位阱的阱间距 1.5 1.c 不同电位阱的阱间距 4.8 1.b 阱的最小宽度 3.0 1.a 含 义 尺寸 符号 P+ Active P+ N+ N+ Active a e c d f b g P+ Active P+ N+ N+ Active a e c d f b g 阱对其中P+有源区最小覆盖 1.8 1.f 阱外P+有源区距阱最小间距 0.4 1.g 阱外N+有源区距阱最小间距 1.8 1.e 阱对其中N+有源区最小覆盖 0.4 1.d 含 义 尺寸 符号 有源区最小间距 1.2 2.c 最小沟道宽度 0.75 2.b 用于互连的有源区最小宽度 0.6 2.a 含 义 尺寸 符号 N+ P+ N+ N+ P+ b b c.2 c.4 c.3 c.1 a a 最小NMOS沟道长度 0.6 4.c 最小PMOS沟道长度 0.6 4.d Poly1最小间距 0.75 4.b 用于互连的poly1最小宽度 0.6 4.a 含 义 尺寸 符号 N+ P+ e e g g b b c a b d f f 可做MOS晶体管栅极、导线、poly-poly电容的下极板 场区poly1与有源区最小内间距 0.3 4.g 硅栅与有源区最小内间距 0.5 4.f 硅栅最小出头量 0.6 4.e 含 义 尺寸 符号 N+ P+ e e g g b b c a b d f f 可做MOS晶体管栅极、导线、poly-poly电容的下极板 高阻对poly2的最小覆盖 1.0 5.c 高阻与poly2的间距 1.0 5.d 高阻最小间距 1.0 5.b 高阻最小宽度 2.0 5.a 含 义 尺寸 符号 在Poly2上定义高阻区 a b c d/f f e h 高阻与有源区的间距 0.5 5.g 高阻与poly1电阻的间距 1.0 5.h 高阻与低阻poly2电阻的间距 0.8 5.f 高阻与poly2电阻接触孔间距 0.6 5.e 含 义 尺寸 符号 其上禁止布线 高阻层定义电阻长度 Poly2定义电阻宽度 a b c d/f f e h Poly2不能在有源区上 - 6.f 电容Poly2对接触孔最小覆盖 0.8 6.e 电容底板对顶板的最小覆盖 1.5 6.d Poly2与有源区的最小间距 做关键电容时的间距 0.5 3.2 6.c Poly2不能跨过poly1边沿 - 6.g poly2做电容时的最小间距 1.0 6.b poly2做电容时的最小宽度 1.2 6.a 含 义 尺寸 符号 可做多晶连线、多晶电阻和poly-poly电容的上极板 a b c d e i j 除做电容外，Poly2不能与poly1重叠 - 6.m 电阻Poly2对接触孔最小覆盖 0.5 6.l Poly2不能用做栅 - 6.k Poly2电阻之间的最小间距 1.0 6.j poly2做电阻时的最小间距 1.0 6.i poly2做导线时的最小宽度 0.8 6.h 含 义 尺寸 符号 可做多晶连线、多晶电阻和poly-poly电容的上极板 a b c d e i j 注入区对有源区最小包围 0.6 8.c 注入区与有源区最小间距 0.6 8.d 同型注入区最小间距 0.9 8.b 注入区最小宽度 0.9 8.a 含 义 尺寸 符号 N+ a b c d f E H 注入区对有源区最小覆盖 （定义butting contact） 0