两级CMOS运算放大器设计.pptVIP

Analog and Mix-Signal Integrated Circuit Design--两级CMOS运算放大器设计 一、运放的概念、组成与电路结构 西安电子科技大学 运算放大器（简称运放）是模拟电路和混合信号电路中最主要的电路模块之一。将运算放大器配以各种辅助电路，则可以实现对输入信号的放大、微分、积分、求积、对数等运算功能； 理论上说，运放的差模电压增益为无限大，输入阻抗也是无限大，输出阻抗为零，但实际的运放的性能只能接近这些值 ； 运放作为一种有足够正向增益的放大器，当加上负反馈时，其闭环转移函数与运放增益无关 ； CMOS运算放大器的基本分类 西安电子科技大学 两级CMOS运算放大器 套筒式共源共栅CMOS运算放大器（单级） 折叠共源共栅CMOS运算放大器（单级） Rail-to-Rail CMOS运算放大器 Chopper CMOS运算放大器 两级CMOS运算放大器设计 一、两级运放的概念、组成与电路结构 二、两级运放的频率补偿 三、两级运放的一般设计方法 四、两级运放的仿真和测试 五、两级运放的版图设计 西安电子科技大学 两级CMOS运算放大器的提出 西安电子科技大学 差分放大器可以称为一级运算放大器，其电路的增益由输入对管的跨导与输出阻抗的乘积来决定，因而一般都无法达到高的增益 ； 共源共栅结构虽然在一定程度上提高了电路增益，但是却限制了电路的输出摆幅 ； 提出两级放大器的结构。 CMOS两级运算放大器的基本特性（性能指标） 直流开环增益（DC Open-Loop Gain） >70dB 单位增益带宽（Unit-Gain Bandwidth） >5MHz 相位裕度（Phase Margin） 45< PM< 75 失调电压（Offset Voltage） VOS<20mV 建立时间（Setting Time） TSET<1us 电源抑制比（PSRR） >60dB 共模抑制比（CMRR） >60dB 输出电压摆幅（Output Voltage Swing） >1.5V（Rail-to-Rail：0~3.3V） 芯片面积（Silicon Die Area） 西安电子科技大学 两级CMOS运算放大器的基本结构 西安电子科技大学 M1和M2的宽长比相等，M3和M4的宽长比相等; 两级运放的电路具有两个高阻节点A和B，这就是说电路存在两个主极点，因而降低了运放的相位裕度; 为了使运放稳定工作，通常在两级运放的第一级和第二级之间中加入补偿电容，即在A点和B点之间加入补偿电容Cc（Miller电容），通过补偿电容的反馈作用，把两个极点拉开。 （a） 无补偿运放 （b）有补偿运放 密勒定理 西安电子科技大学 式中， ，是所关心频率下的小信号增益，通常为简化计算，我们一般用低频增益来代替AV，这样足可以使我们深入理解电路的频率特性。 （a） （b） 二、两级运放的频率补偿 西安电子科技大学 运放一般用在负反馈结构中，在此结构中，相当高而又不确定的开环增益和反馈一起作用，可以获得一个很准确的转移函数，它是含有反馈参数的函数 下图表示了一种通用的负反馈结构，图中A是放大器增益，通常是运放的开环差分电压增益，F是从运放的输出通过负反馈，回到输入的转移函数 如果直流开环增益A(0)在1000到2000之间，而F(0)＝1，则前向增益在0.999到0.9995之间变化。如果回路增益很高，则可用反馈网络来精确控制前向转移函数。这就是运放的应用原理。 反馈系统 两级CMOS运放的稳定性分析 西安电子科技大学 反馈信号必须满足一定的相位和幅值条件，以避免信号产生再生现象，即满足下式：（如果出现了再生，就可能使运放产生振荡 ） 其中ω0定义为： 上述条件也等价为： 其中ω0定义为： 波特图 西安电子科技大学 1、幅频曲线中，每经过一个极点ωP(零点ωZ)，曲线斜率以-20dB/dec (+20dB/dec )变化。 2、相频曲线中，相位在0.1ωP(0.1ωZ)处开始变化，每经过一个极点ωP(零点ωZ)，相位变化-45° (±45°)，相位在10ωP(10ωZ)处变化-90° (±90°) 3、一般来讲，极点 (零点)对相位的影响比对