可编程逻辑器件原理、开发和科学应用第3章.ppt

图3.40 Stratix器件的远程升级流程 3.7.2 Stratix Ⅱ器件系列简介 　　Stratix Ⅱ器件在第一代Stratix器件的基础上，添加了创新性的适应性逻辑模块(ALM)、带有动态相位对齐(DPA)功能的1 Gb/s源同步信号发送、设计安全性等更多优秀的增强特性，具备创新、高效的逻辑结构以及更高的性能和密度。与第一代Stratix器件相比，其速度平均提高50%——内部时钟频率可高达500 MHz(典型设计的性能亦超过250 MHz)，逻辑容量增加超过1倍，成本降低约40%。这意味着采用Stratix Ⅱ器件既可以节省开发时间和成本，又可以获得更高的系统性能。设计者还可以利用与之配套的HardCopy器件，轻松地将Stratix Ⅱ FPGA设计移植到结构化ASIC上，低风险、低成本地实现大批量生产。 　　表3.30总结了Stratix Ⅱ器件系列的产品和特性，表3.31比较了Stratix器件与Stratix Ⅱ器件的主要特性。 表3.30 Stratix Ⅱ器件系列的产品和特性 表3.31 Stratix系列器件与Stratix Ⅱ系列器件的特性对比 表3.31 Stratix系列器件与Stratix Ⅱ系列器件的特性对比 　　1. 创新性的逻辑结构 　　Stratix Ⅱ器件由非常灵活的自适应逻辑模块(ALM)构成，目的是使逻辑效率和性能同时得到优化。如图3.41所示，每个ALM包含一些基于查找表(LUT)的资源，这些资源可在两个自适应查找表(ALUT)之间进行分配。对于输入至两个ALUT的最多8个输入信号，每个ALM可以实现两个逻辑函数的各种组合。这种自适应能力使得ALM可以后向兼容于4输入查找表；同时，每个ALM可以实现任意的6输入逻辑函数和某些7输入函数。此外，ALM中通过其包含的可编程寄存器、全加器以及进位链、共享算术(运算)链和寄存器链等专用资源，可以高效地实现各种算术类函数和寄存器逻辑。 图3.41 Stratix Ⅱ ALM的高层次框图 　　ALM可供选择的工作方式如表3.32所示。凭借其扩展和共享LUT输入的能力，Stratix Ⅱ ALM在功能等效的意义上能够比传统的4输入LUT结构容纳更多的逻辑，故既可降低对逻辑资源和布线资源的占用，又可减少关键路径上的逻辑级数，显著地提高设计的整体性能(参见图3.42)。对于多路复用器、加法器树、桶状移位器以及其他任何具有大量输入的复杂功能，现在所需要的逻辑资源比先前架构平均降低了25%，而内核性能平均提升了50%。 表3.32 Stratix Ⅱ ALM的工作方式选项 图3.42 Stratix Ⅱ器件降低了布线资源平均耗用率 　　2. 设计安全性 　　基于SRAM易失性存储器的FPGA需要在上电时利用Flash存储器或配置器件进行配置，配置数据流在此传送过程中便有可能被截获。Stratix Ⅱ器件在满足严格的设计需求的同时，支持利用先进加密标准(AES)和128位的非易失性密匙将配置数据流加密，以帮助用户保证其设计的安全性，防止IP被窃。Stratix Ⅱ器件是第一款具备该先进特性的FPGA。每个Stratix Ⅱ的器件都可以被经过加密的配置文件安全地配置。具体步骤如下(参见图3.43)： 　　(1) 128位密钥编程到Stratix Ⅱ器件中的非易失密钥存储器。 　　(2) Quartus Ⅱ软件使用同样的AES密钥生成加密配置文件，并通过编程将其存放在Flash存储器或配置器件中。 　　(3) 在上电时，Flash存储器或配置器件将加密的配置文件发送给Stratix Ⅱ器件；而Stratix Ⅱ器件使用片内存放的AES密钥，解密文件并完成配置。 　　任何人没有密钥就无法利用加密的配置文件，从而有效地保护了知识产权。 图3.43 Stratix Ⅱ安全的配置流程 　　3. 具有动态相位调整功能的源同步信号输出 　　Stratix Ⅱ器件具有152个接收器和156个发送器通道，支持源同步信号进行速度高达1 Gb/s的数据传送，并支持包括SPI-4.2、HyperTransport技术、RapidIO标准、网络处理论坛(NPF)Streaming接口(NPSI)、SFI-4和10 Gb 16位接口(XSBI)以太网等高速I/O协议的需求。利用Stratix Ⅱ器件，设计者能够在运用这些I/O协议的器件之间创建高性能的桥接功能。 　　随着源同步时钟方案的高速接口的传输速率不断接近1 Gb/s，时钟至通道偏移和通道至通道偏移的容限也不断缩小。为了保证信号处于允许的偏移范围之内，设计者必须使用精确的印刷电路板(PCB)设计技术，因为走线长度的不匹配会导致错误的数据传送。其他效应如抖动、温度和电压变化会