03-2存储器与CPU的连接.ppt

计算机组成原理 存储器与CPU的连接 SRAM芯片-2114 DRAM芯片-2164 EPROM芯片-2716 存储芯片引脚 地址引脚 数据引脚 读写控制 片选信号 / 芯片允许 电源 / 地线 其他 存储容量扩展 字长扩展（位扩展） 容量扩展（字扩展） 字长、容量同时扩展（字位同时扩展） 字长扩展实例 容量扩展实例 字位同时扩展实例 74138译码器 74138的函数表 74139译码器 74139的函数表 设计步骤 分析地址空间分配 进行合理的芯片选择 制定地址译码方案 绘制存储器配置连接图 地址线的连接 数据线的连接 读/写命令线的连接 片选线的连接 例题1 地址空间分配 芯片选择和译码方案 连接图 例题2 地址空间分配 选择存储芯片 连接图 例题3 地址空间分配 译码方案 连接图——方案1 连接图——方案2 * * 1K×4 SRAM 64K×1 DRAM 2K×8 EPROM 2114 2114 A9 A0 … … ┋ D7 ┋ D0 WE CS 2114——1K×4位SRAM 由2片1K×4位的芯片组成1K×8位的存储器 … … CS1 CS0 1K×8位 1K×8位 A9 A0 … … ┋ D7 ┋ D0 WE A10 1 由2片1K×8位的芯片组成2K×8位的存储器 由8片1K×4位的芯片组成4K×8位的存储器 设CPU有16根地址线，8根数据线，并用 作访存控制信号（低电平有效），用 作读／写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38译码器和各种门电路。画出CPU与存储器的连接图，要求主存的地址空间满足下述条件：最小8K地址为系统程序区，与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。 4K 系统程序工作区 F000～FFFF 36K 空闲 6000～EFFF 16K 用户程序区 2000～5FFF 8K 系统程序区 0000～1FFF 根据地址范围的容量及其在计算机系统中的作用，确定最小为8K系统程序区选一片8K×8位ROM；与其相邻的16K用户程序区选2片8K×8位RAM；最大为4K系统程序工作区选1片4K×8位RAM。 将CPU的低13位地址线A12～A0与1片8K×8位ROM和两片8K×8位RAM的地址线相连；将CPU的低12位地址线A11～A0与1片4K×8位RAM的地址线相连。 设CPU有16根地址线，8根数据线，并用 作访存控制信号（低电平有效），用 作读／写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38译码器和各种门电路。画出CPU与存储器的连接图，要求： （1）主存地址空间分配： 6000H～67FFH为系统程序区； 6800H～6BFFH为用户程序区。 （2）合理选用上述存储芯片，说明各选几片。 （3）详细画出存储芯片的片选逻辑图。 37K 空闲 6C00～FFFF 1K 用户程序区 6800～6BFF 2K 系统程序区 6000～67FF 24K 空闲 0000～5FFF 由6000H～67FFH系统程序区的范围，应选1片2K×8位的ROM，无需选4K×8位和8K×8位的ROM，否则就浪费了。 由6800H～6BFFH用户程序区的范围，应选2片1K×4位的RAM芯片，选其他芯片也必然浪费。 某机器中，已知配有一个地址空间为0000H～3FFFH的ROM区域。现在再用一个RAM芯片（8K×8）形成40K×16位的RAM区域，起始地为6000H。假设RAM芯片有和信号控制端。CPU的地址总线为A15～A0，数据总线为D15～D0 ，控制信号为 （读/写）、 （访存），要求： (1)画出地址译码方案。 (2)将ROM与RAM同CPU连接。 40K RAM区 6000～FFFF 8K 空闲 4000～5FFF 16K ROM区 0000～3FFF 对A15～A13译码，则译码器的输出地址范围如下表所示： RAM RAM RAM RAM RAM 空闲 ROM ROM 8K 8K 8K 8K 8K 8K 8K 8K E000～FFFF Y7 C000～DFFF Y6 A000～BFFF Y5 8000～9FFF Y4 6000～7FFF Y3 4000～5FFF Y2 2000～3FFF Y1 0000～1F