高速ADC（模拟数字转换器）结构设计技术.pdf

维普资讯 高速 ADC (模拟数字转换器 ) 结构设计技术 朱樟 明，杨银堂 (西安 电子科技大学微电子研究所，陕西 西安 710071) 摘要：系统分析了当前主流的FLASH ADC、折叠式ADC、流水线ADC等各种高速 ADC的结构， 比较各种结构之 间的优缺点 ，阐述 了高速ADC结构的发展趋势。 关键词 ：高速ADC；结构设计；结构 比较 中图分类号 ： 文献标识码 iA 文章编号 ：1003—353X(2003)05—0065—05 Architecturedesigntechnologyonhigh-speedADC ZhuZhang—m ing，YangYin—tang Institute of MicroelectronicsrXidian University，Xi an 710071China、 Abstract：Theleading—edgearchitecturesofhigh—speedADC suchasFLASH ADC，Folding ADC，PipelinedADCaresurveyedandcompared．Thepotentialtrendofhigh—speedADCisanalyzed． Key words：high—speedADC；architecturedesign：architecture comparison 本文系统分析了当前主流的各种高速ADC的结 1引言 构，并 比较各种结构之 间的优缺点，阐述了高速 随着无线网络技术、数字信号处理 (DSP)技 ADC结构设计技术 的新进展。 术、计算机技术和高速数据采集技术的不断发展， 2 高速ADC结构设计技术 ADC (模拟数字转换器)的信号处理频宽和处理 速度是系统发展的关键所在 。从表 1可以看出，高 2．1 FLASH ADC 速ADC的应用非常广泛，虽然各应用领域对ADC FLASHADC又称为全并行ADC，是已知的结 的分辨率和处理速度的要求各不相同，但是处理速 构中速度最快的一种 ，采用 Bipolar工艺 的6位 度是其中最关键的指标 。 FLASH ADC的采样频率可 以达到2GHz以上。 表 1 FLASHADC的原理简单，非常适合一些比较低分 应用领域 高速ADC的技术指标 辨率的场合，图1是 FLASH ADC的结构框 图。 无线局域网数据信道 l-50MSis、6～l0bit 如图1所示，模拟输入电压直接与各参考电压 ADSL数据信道 3～lOMSis、l2～l6bit 作比较，再把比较器的输出经过前置编码器判断输 CATV解码ModemADC l0-20MSis、8～l0bit 入电压是处于那两个参考电压之间，最后经数字编 HDTV 50～75M Sis、 l0bit 码器输 出。 磁盘处理系统 200-1000MSis、6-8bit 由于这个方法非常直接简单，而且数字输 出与 多标准广播电视接受器的数字中频 l00-200MSis、8～l2bit 模拟输入之间的间隙时间很短，因此可以不需要采 数字多标准电视基带ADC 20MSis、8～l0bit 样保持 电路，但是当要制作一个高分辨率的转换器 M ay 2003