- 1、本文档共92页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术实用教程 第4章 Quartus II应用向导 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.4 编辑SignalTap II的触发信号 4.4 编辑SignalTap II的触发信号 4.4 编辑SignalTap II的触发信号 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.6 keep属性应用 4.6 keep属性应用 4.7 SignalProbe使用方法 4.8 Settings设置 4.9 适配器Fitter设置 4.10 HDL版本设置及Analysis Synthesis功能 4.11 Chip Planner应用 4.11 Chip Planner应用 4.11 Chip Planner应用 4.11 Chip Planner应用 4.11 Chip Planner应用 4.12 Synplify Pro的应用及其与Quartus II接口 4.12 Synplify Pro的应用及其与Quartus II接口 4.12 Synplify Pro的应用及其与Quartus II接口 4.12 Synplify Pro的应用及其与Quartus II接口 4.12 Synplify Pro的应用及其与Quartus II接口 4.12 Synplify Pro的应用及其与Quartus II接口 4.12 Synplify Pro的应用及其与Quartus II接口 习 题 习 题 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 4. 顶层电路设计 4. 顶层电路设计 4.5.2 应用宏模块的多层次原理图设计 4.5.3 74系列宏模块逻辑功能真值表查询 (1)修改工程设置。 (2)指定HDL设置。 (3)指定时序设置。 (4)指定编译器设置。 (5)指定仿真器设置。 (6)指定软件构建设置。 (7)指定HardCopy时序设置。 Analysis Synthesis构建单个工程数据库,将所有设计文件集成在设计实体或工程层次结构中。 编译报告窗口和Report窗口的信息区域显示出Analysis Synthesis生成的任何信息。Status窗口记录工程编译期间在Analysis Synthesis中处理所花的时间。 4.11.1 Chip Planner应用实例 4.11.1 Chip Planner应用实例 4.11.2 Chip Planner功能说明 4
您可能关注的文档
- 四川师范大学文学院中国现代汉语文学史课件 第四十九章.ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十六章(二).ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十六章(三).ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十六章(一).ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十七章(二).ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十七章(三).ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十三章.ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十四章.ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十五章.ppt
- 四川师范大学文学院中国现代汉语文学史课件 第四十一章.ppt
最近下载
- 2023-2024学年上海市长宁区高中数学人教A版选修二第四章-数列章节测试-19-含解析.pdf VIP
- 大学英语六级词汇汇总.pdf VIP
- 乡愁英文版.pptx
- 2023-2024学年江苏省南通市高中数学人教A版选修二第四章-数列章节测试-19-含解析.pdf
- 2022年黑龙江省大庆市中考道德与法治试卷(word精校版).docx
- JTT329-2010 公路桥梁预应力钢绞线用锚具、夹具和连接器.docx VIP
- 水电站大坝主体混凝土施工组织设计.doc
- 2023-2024学年北京市西城区高中数学人教A版选修二第四章-数列章节测试-9-含解析.pdf
- 20秋新疆电大一体化 社会保障学 (50627)章节测验1-24答案.pdf
- 2023年全国乙卷理科综合高考试卷(原卷+答案).pdf
文档评论(0)