基于单片机的时钟电路的设计毕业论文.doc

基于单片机的时钟电路的设计毕业论文.doc

  1. 1、本文档共34页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于单片机的时钟电路的设计毕业论文 目 录 1 引 言 1 2 以AT89C51单片机为核心的时钟电路结构和工作原理 2 2.1 AT89C51的结构组成及引脚功能 2 2.1.1 AT89C51的结构组成 2 2.1.2 AT89C51的引脚功能 3 2.2 时钟电路工作原理及原理图 6 2.4 时钟电路的消除震荡设计 9 2.5 时钟电路的误差分析及功耗 10 3 以AT89C51单片机为核心的时钟电路的程序设计 12 3.1主程序设计及系统主流程图 12 3.2 时钟电路的时钟和闹铃程序设计及流程图 13 3.3 时钟电路的显示程序设计及流程图 14 3.4 时钟电路的键盘程序设计及流程图 15 4 Keil 与Proteus软件的联调仿真 16 4.1 Keil? Software及Proteus 简介 16 4.2 时钟电路的仿真图如下 17 5 结束语 19 [参考文献] 20 附 录 21 致 谢 33 1 引 言 单片机模块中最常见的是数字钟,数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。 数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。因此,研究数字钟及扩大其应用,有着非常现实的意义。 现在流行的串行时钟电路很多,如DS1302、DS1307、PCF8485等。这些电路的接口简单、价格低廉、使用方便,被广泛地采用。 本文主要采用AT98c51单片机最小化应用设计,LED显示采用动态扫描方式实现,P0口输出段码数据,P1.0-P1.2口作扫描输出,P0.1—P0.4口接按钮开关S1,S2,S3,S4,S5,rest 接S6复位按键。 下面我主要从硬件、程序、软件联调3方面来设计。 2.1.1 AT89C51的结构组成 AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—Falsh Programmable and Erasable Read Only Memory)的低电压,高性能CMOS8位微处理器,俗称单片机。AT89C51是一种带K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89C51是一种高效微控制器。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。外形及引脚排列如图所示 2.1.2 AT89C51的引脚功能 · 兼容MCS51指令系统· 32可编程I/O线· 两个16位可编程定时/计数器· 全静态工作:0-24MHz· 两个外部中断源· 数据保留时间:10年· 低功耗睡眠功能· 可编程串行通道· 低功耗的闲置和掉电模式· 寿命:1000写/擦循环· 三级程序存储器锁定· 片内振荡器和时钟电路· 128x8bit内部RAM· 2.7-6.V的宽工作电压范围· 6个中断源· 4K字节可编程闪烁存储器 AT89C51芯片的管脚说明: ?VCC:供电电压。 ? GND:接地。 ?P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。 ? P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。 ? P2口:P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。并因此作为输

文档评论(0)

你好世界 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档