- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
哈理工电技12级FPGA技术及应用试卷AB精要
考试科目: FPGA技术与应用 考试时间:100分钟 试卷总分100分
考试班级:电技12—1、2、3
题号
一
二
三
四
五
六
七
总分 得分 评卷教师
一、选择题(在每个小题四个备选答案中选出一个正确答案,填在题的括号中)(本大题共10小题,每小题1分,总计10分)
1.FPGA/CPLD器件通常也被称为( )。
A 可编程ASIC B 半定制ASIC C 全定制ASIC D 掩模ASIC
2. Altera公司的CycloneⅡ系列器件属于( )。
A CPLD系列器件 B FPGA系列器件
C PLA(可编程逻辑阵列)器件 D GAL(通用阵列逻辑)器件
3.信号属于( )。
A数据类型 B数据对象 C变量 D 整数
4.VHDL综合器IEEE标准库的STD_LOGIC_1164程序包中的转换函数to_stdlogic(A)完成的功能是 ( )。
A 由bit_vector 类型转换为 std_logic_vector C 由bit转换为 std_logic
B 由std_logic_vector类型转换为 bit_vector D 由std_logic转换为 bit
5.关系操作符的作用是将相同数据类型的数据对象进行数据比较或关系排序判断,将结果以( )的数据表示出来。
A STD_LOGIC B布尔类型 C整数 D BIT
6.大部分FPGA器件都采用( )编程工艺。
A Flash型 B SRAM型 C EEPROM型 D 反熔丝型器件
7.VHDL子程序是一个VHDL程序模块,这个模块利用顺序语句来定义和完成算法,子程序不可以在VHDL程序中那个位置进行定义( )。
A 程序包 B 实体 C 结构体 D进程
8.LOOP语句属于( )语句。
A条件信号赋值语句 B进程语句 C并行语句 D 顺序语句
9.VHDL综合器支持 ( ) 数据类型。
A FILE B TIME C BIT D REAL
10.数字16#0E6# 表示十进制数( )
A 254 B 230 C 38 D 168
二、填空题(本大题共10空,每空2分,总计20分)
1.EDA英文全名是 。
2.通常,使用EDA工具的设计输入可分为两种类型:图形输入和 。
3.硬件描述语言HDL是EDA技术的重要组成部分,常见的HDL有下列几种:
、 、System Verilog和System C。
4.QuartusⅡ是Altera提供的 器件开发集成环境。QuartusⅡ设计工具完全支持 语言的设计流程。
5.EDA工具大致可分为如下五个模块:设计输入编译器、 、仿真器、
适配器、下载器。
6.ASIC Cyclone II系列器件又属于什么类型的PLD器件?
四.按要求回答问题。(本大题共4小题,每小题5分,总计20分)
1、下述VHDL代码的综合结果会有几个触发器,画出综合后的RTL电路。
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY DFF3 IS
PORT ( CLK,D1 : IN STD_LOGIC ;
Q1 : OUT STD_LOGIC ) ;
END ;
ARCHITECTURE bhv OF DFF3 IS
SIGNAL A,B : STD_LOGIC ;
BEGIN
PROCESS (CLK) BEGIN
IF CLKEVENT AND CLK = 1 THEN
A = D1 ;
B = A ;
Q1 = B ;
END IF;
END PROCESS ;
END ;
2.利用资源共享的面积优化方法对下面程序进行优化(仅要求在面积上优化)。程序如下:
LIBRARY
文档评论(0)