大规模集成电路验证1_Whyverificationandtools课件.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * Incisive Verification 为了提高测试程序的开发效率，IPCM强调测试激励的自动生成和验证组件的可重用性 Cadence公司提出了 uRM（Universal Reuse Methodology） Cadence公司提供了丰富的已开发好的uVC，包括PCI-E、AHB、Ethernet、MAC、Datalink、ARM、USB、UART、ALU等等。 uVC主要由Driver、Monitor和BFM构成。Driver用于产生测试序列，并将之传递给BFM vBuilder :帮助用户开发uVC Part.4 OpenSPARC简介 SUN UltraSPARC模拟与验证介绍 OpenSPARC T1/T2 代码环境 硬件测试验证平台SIMS 体系结构级模拟环境SAM 现状与未来 Sun 模拟与验证 Sun 的功能验证（不包括时序和物理设计验证） 处理器体系结构设计验证 RTL设计模拟验证 DFT验证 系统级环境验证 固件、操作系统和各类驱动 使用工具 软模拟、加速器仿真、形式化验证 商业工具+定制工具 Sun 功能模拟与验证流程 处理器设计验证流程 Sun 模拟与验证环境开发 开发语言 Verilog 继承/惯性（T1）（主要RTL模型） System Verilog （T2 / T3） Vera （覆盖率测试与随机测试） 模拟验证环境 模块级 SAT (Stand Alone Test) 系统级 (全自动回归测试Regression) 全处理器RTL模型 存储子系统 系统级Testbench Assertions Monitor (协议检测、辅助调试) Sun 验证的核心 -- 仿真 软模拟速度限制， 形式化验证的规模限制 基于Xtrem的Virtual Silicon 仿真验证 (10,000+ VCS) 多种metric RTL Stablility, Bug , Coverage Sun 仿真验证 原因 系统级设计包括： 处理器RTL、存储子系统、系统组件和Testbench UltraSPARC T1 系统级模型 > 3千5百万门 （超过所有形式化验证工具能力） 软模拟器 一秒模拟一个周期 仿真与加速 仿真 In-Circuit 接口存放目标系统 加速－(高速模拟器) Sun同时使用了两种方式 Palladium ＋ Xtreme 以Xtreme为中心 Sun 基于Xtreme的仿真验证 减少新设计提交时间 （hot-swap VCS->Xsim） 简化、加速模型初始化(forces，PLI和constom system tasks ) 端模拟器Xsim中运行模型初始化，swapping到硬件中全速运行 Sun 仿真验证 cont. Sun基于Xtreme的仿真验证 （续.） 快速Check-Pointing运行时保存snapshots (恢复波形、调试) Xtreme与Sun定制模拟环境集成 Sun定制的Xtreme任务调度器 （improve productivity） 仿真为核心的验证带来的问题 整个验证流程都有修改与变化 RTL设计 testBench设计 断言方法 Monitor实现 模型release 回归测试 调试 加速是首位需求 所有内容进入仿真平台 可综合设计，为定制单元开发可综合的简化RTL模型 定制单元在标准模拟中无Testbench，要为仿真环境开发简化testbench Sun RTL模拟时间 Sun T1 Bug报告 Sun 模拟验证. 其它 体系结构级验证 PRM Coverage （Program Reference Manual） Directed diag, functional, traps/ASI/MMU/State-Reg Coverage Self-Checking Diag System interface Reset Verification Debug support Verification Microarchitecture 验证 功能测试 Unit Focused (all major block, Directed C/Perl Internal code) Memory Verification using Symbolic Simulation Clock Domain Checking Verification Performance