基于FPGA的出租计费系统设计.doc

  1. 1、本文档共26页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA的出租计费系统设计

郑州大学西亚斯国际学院 本科毕业论文(设计) 题 目 基于FPGA的 出租车计费系统设计 指导教师 张会敏 职称 讲师 学生姓名 车献鹏 学号 20111525114 专 业 电子设计自动化 班级 EDA1班 院 (系) 电子信息工程学院 完成时间 2015年04月20日 基于FPGA的出租车计费系统设计 摘 要 随着集成电路的应用越来越重要和普遍,各式各样的对集成电路的制作、仿真、设计工具也实现了高速的发展。比如,EDA技术获得长足进步,由此FPGA、CPLD相继出现并切取得一定成果。利用EDA技术对FPGA开发板的开发,不仅仅具有对程序的简化和对设计难度,稳定系数有了长足的进步 ,并且可以使得程序员能再程序中自由的设计修改其实现功能,这对设计人员来说非常方便。本文主要采用了FPGA类型的芯片,利用当前流行的VHDL语言制作了一套出租车计费系统,使之具有更好的一致性,有方便于产品的升级。本文设计之程序成功模拟了出租车的计费、预置功能和发动、停止动作,采用LCD1602完成出租车行驶里程、里程单价、总费用等主要信息的显示功能。该套系统可以和车速传感器配合使用,应用在不同车型上,很好地实现预期功能。 关键词:FPGA;EDA技术;VHDL语言;计费系统 Taxi Billing System Design Based on FPGA ABSTRACT As integrated circuits become increasingly important , simulation, design tools,all has achieved rapid development. As technology continues to mature, such as EDA, FPGA and CPLD appeared and made some progress. Use FPGA, EDA technology to develop products, not only has the advantage such as high reliability, short , low and can be modified at any time, its very convenient for the designer. In this paper, have use of the FPGA chip, take the current very popular VHDL language designed a taxi billing system, it has a more powerful consistency, help upgrade products. This paper implements the simulation taxi start, pause, billing, stop, preset functions, use LCD1602 displays mileage, mileage, price, total cost and other information. And achieved the desired functionality. Keyword: FPGA; EDA Technology; VHDL Language; Billing System 目录 伴随着EDA技术与系统的高速进步,采用硬件完成对FPGA的设计逐渐成为大势。借助QuartusII或者MAXPLUSII等软件,采用VHDL语言开发FPGA,完整流程如下: 1.编辑文本:既可以用文本编辑器,也可以用专门的VHDL来编辑。VHDL文件通常保存为文件.vhd。 2.功能仿真:对vhd文件的编译来完成仿真功能,并对其中的问题加以解决,可以得到结果的正确与否。 3.逻辑综合:用逻辑综合器软件对VDd文件进行翻译表达,综合成布尔表达式及信号的连接关系。在这一步的情况下,软件将生成后缀为.edif(.edf)的EDA标准VHDL文件。 4.布局布线:从上面生成的文件调入到厂家提供的软件里面进行编译,也就是说将之前已经设计好的逻辑放进FPGA中进行布线。 5.时序仿真:从上面的软件中获得的具体的参数来利用仿真软件把电路时序进行验证。 6.编程下载:仿真没有错误后,下载到芯片中。 采取VHDL语言设计

您可能关注的文档

文档评论(0)

whemm + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档