数字音频无线传输平台fec电路设计和实现-微电子学与固体电子学专业论文.docx

摘要摘 要研究了一种前向纠错（FEC）算法及基于 FPGA 的相应电路设计，将此电路应 用于数字音频无线传输，搭建了一个完整的数字音频无线传输平台，当无线信道 误码率为 3×10-3 时，经过该纠错电路可以降低到 1×10-7 以下。选用硬件描述语 言 VerilogHDL 进行电路设计，在开发工具 QuartusII4.2 中完成软核的综合、布 局布线，在 Modelsim 中进行时序仿真验证，并下载到 Altera 公司的 Cyclone 系 列 FPGA 中进行验证测试。最终把该纠错电路应用于数字音频无线传输，极大提高 了传输的可靠性。。文章首先介绍前向纠错系统采用的方案，然后从总体角度介绍了整个纠错系 统的内部结构、模块划分及所采用的设计方法和编程风格。之后对各个模块的设 计进行了详细的描述，并给出了测试数据、实现结果及时序仿真波形图，并对设 计的硬件下载验证进行了详细描述，并介绍了测试系统的构成和测试结果。最后 介绍该前向纠错电路在数字音频无线传输中的实际应用，这为使用该纠错电路提 供了一个很好的实例。在系统方案设计过程中，对模块如何合理划分及各个模块之间如何协同工作 做了仔细的推敲，按照自上而下的设计方法将各个模块逐一细化，各模块之间通 过端口信号进行连接，模块内部则由状态机控制时序。在代码架构时，尽量贴近 硬件的实现方式，充分考虑 FPGA 芯片内部资源的合理开销及 Verilog 语言的可并 发执行的设计理念，力求做到面积小而速度块，以满足产品成本、性能和实用性 的要求。对于以后的 SOC（System On Chip）集成，具有一定的参考价值。在本文所提出的纠错系统的基础上，通过增加解码迭代次数，可以根据要求 提高纠错能力，这使纠错系统的升级成为可能，再次体现了 Top-Down 和模块化设 计方法的优越之处。关键词：Reed-Solomon，FEC， 交织 ， Verilog 语言，FPGAABSTRACTABSTRACTAn algorithm of FEC (Forward Error Correction) system and it’s FPGA implementation were researched,. Then the FEC system was applied to an audiotransmission platform.The platform can decrease the error bit rate to 1×10-7 when.channel error bit rate is 3×10-3VerilogHDL was chosen to design the circuits. The IPcore’s synthesis, placeroute were based on develop tool QuartusII4.2. The timing simulation was based on Modelsim. At last, the IP was downloaded to Altera’s FPGA for real-time simulation and test.Firstly, the scheme and architecture of the FEC system, the module dividing, the design method and the coding style were introduced. After that, the thesis gave out the detail of each module as well as the testing data, the implementing results and the timing simulation waveform. And it gave a detailed description of the downloading and verification on hardware.At last the FEC system was applied in an audio transmission platform,which gave a good example for how to use the FEC system.While designing the system, we spent a lot of time on considering how to divide and define each module and how to coordinate and interconnect these