实验手册Virtuoso Analog Design Environment教材.pdf

Virtuoso Analog Design Environment 实验手册 Version 5.1.41 实验一、熟悉Virtuoso Analog Design Environment 实验摘要：通过一些基本操作熟悉 Linux 操作系统下 Virtuoso Analog Design Environment 设计工具。 Virtuoso Analog Design Environment 是一个在 Design Framework II 设计软件 系列中的一个，它可以进行输出波形查看，模拟仿真等，Virtuoso Analog Design Environment 有一个非常友好的图形界面。 实验步骤： 一、登录 Linux 操作系统，用安装软件的用户登录，最好不要用root 用户。 二 、 打 开 Linux 的 终 端 ， 进 入 软 件 所 在 文 件 夹 ， 比 如 我 的 是 /home/chengtao/adelabic5 ，输入 cd /home/chengtao/adelabic5 ，即可进入，注意在 安装时有一个 lnx86.cshrc 的文件，在每次进入 Cadence 之前都应该先运行以下命 令： source lnx86.cshrc ，然后再终端中输入 icms & ，稍等片刻，即可进入 Cadence 图形界面CIW，如下图 1 所示 （会弹出一个Cadence 得介绍窗口，关闭即可）。 三、打开一个尖峰检测电路。 1、选择 Tool 下的 Library Manager ，即可弹出 Library Manager 对话框，总共有 三栏分别为：Library、Cell、View ，只有在 Library 下有目录，另外两个是空的， 点 traning ，在 Cell 下便会显示很多目录，我们选择点击 peakTestv ，在 View 下 会出现一个 schematic,双击便会弹出一个对话框，如下图2 所示。 2 、选中peakDetectv ,peakDetectv 会被白色的正方形线包围，然后依次执行 Design—Hierarchy—Descend Edit （可以使用快捷键E ），会蹦出一个小对话框， 在 View Name 中选择 schematic，点击 Ok，则会弹出一个电路图，如下图 3 所示。 3、用鼠标选中一个Ampv ，按下E 键，将 ViewName 设置为 Veriloga ，点击 OK， 即可弹出这个器件的Verilog-a 语言描述，可以仔细参考一下，先不要关闭。 四、运行仿真。 1、在VerilogA-Editor 对话框中，选中Design 下的 Return ，即可回到原来的 Schematic Editor 对话框，依次选择 Tool-Analog Environment，弹出一个对话框， 如下图 4 所示。 2 、依次选择 Setup-Simulator/Directory/Host，确认 Simulator 设置为 specture，点 击 Ok 。 3、依次选择 Setup-Model Libraries，在弹出的对话框中点击右下角的Browser ， 将目录设置为/home/chengtao/adeabic5/Models/myModels.scs ，点击Add ，点击OK 。 4 、依次选择Analysis-Choose ，（也可点击对话框右侧的 Choose Analysis ），弹出 一个对话框，如下图 5 所示设置，点击 OK 。 5、重新选中 peakTestv 块，按 E 键打开尖峰检测电路，然后再 Analog Design Environment 对话框中依次选择 Outputs-To Be Plotted-Select On Schematic，在尖 峰检测电路中选择 vinput 、vcap 、vcontrol 附近的线路，然后按下 Esc 键，重新 返回到 Analog Design Environment 对话框，得到如下图 6 所示。 6、依次执行 Simulation-Nestlist and Run，也可点击对话框右侧的Nestlist and Run ， 稍等片刻，会弹出两个窗口，其中有一个波形窗口，波形应该是如下图 7 所示。 7